PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-209082

(43)Date of publication of application: 28.07.2000

(51)Int.CI.

H03K 19/0175

(21)Application number: 11-006735

(71)Applicant: OKI ELECTRIC IND CO LTD

(22)Date of filing:

13.01.1999


(72)Inventor: DOI HITOSHI

(54) OUTPUT CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To provide an output circuit reducing a through-current without damaging high-speed responsiveness.

SOLUTION: Signals inputted from nodes N2 and N4 to the output circuit 100 are respectively transmitted to clocked inverters 31 and 32. The clocked inverter 31 is activated when the node N4 is at an H level and the clock inverter 32 is activated when the node N2 is at an L level. The output signals of the clocked inverter 31 are supplied through a node N5 to the gate electrode of a PMOS 61 and the output signals of the clocked inverter 32 are supplied through a node N6 to the gate electrode of an NMOS 62. The node N5 is pulled up when the node N4 is at the L level and the node N6 is pulled down when the node N2 is at the H level.



LEGAL STATUS

[Date of request for examination]

18.03.1999

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2977556

[Date of registration]

10.09.1999

[Number of appeal against examiner's decision

of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-209082

(P2000-209082A)

(43)公開日 平成12年7月28日(2000.7.28)

(51) Int.Cl.7

識別記号

FI

テーマコート*(参考)

HO3K 19/0175

H03K 19/00

101J 5J056

審査請求 有 請求項の数4 OL (全 15 頁)

(21)出願番号

特顏平11-6735

(22)出願日

平成11年1月13日(1999.1.13)

(71)出願人 000000295

种電気工業株式会社

東京都港区虎ノ門1丁目7番12号

(72)発明者 土井 均

東京都港区虎ノ門1丁目7番12号 沖電気

工業株式会社内

(74)代理人 100089093

弁理士 大西 健治

Fターム(参考) 5J056 AA04 BB02 BB19 BB33 BB52

CC00 DD13 DD28 DD29 EE11


FF01 FF07 FF09 CC12

(54) 【発明の名称】 出力回路

(57)【 要約】

【目的】 高速応答性を損なうことなく、貫通電流を低減する出力回路を提供することを実現する。

【解決手段】 ノード N2 及びN4 から出力回路100 に入力される信号をそれぞれクロックトインバータ3 1、32に伝達する。クロックトインバータ3 1はノード N4 がHレベルの時に、また、クロックトインバータ3 2は、ノード N2 がLレベルと時に活性化する。クロックトインバータ3 1 の出力信号は、ノード N5 を介してP MOS 6 1 のゲート 電極に供給され、クロックトインバータ3 2 の出力信号は、ノード N6 を介してN MO S 6 2 のゲート 電極に供給される。ノード N5 はノード N4 がLレベルの時にプルアップされ得るものであり、ノード N6 はノード N2 がHレベルの時にプルダウンされ得るものである。



【 特許請求の範囲】

【 請求項1 】 第1 と第2 のデータ信号の電圧レベルに 応じて、第1 の電圧レベル、第2 の電圧レベル、及び高 インピーダンス状態のいずれか1 つに設定される出力信 号を出力する出力回路において、

前記第1 及び前記第2 のデータ信号の少なくとも一方の 電圧レベルにより設定された電圧レベルを有する第1 の 信号が伝達される第1 のノードに接続され、前記第1 の 信号を波形整形して出力する第1 のゲート 回路と、

前記第1及び前記第2のデータ信号の少なくとも一方の 10 電圧レベルにより設定された電圧レベルを有する第2の 信号が伝達される第2のノードに接続され、前記第2の 信号を波形整形して出力する第2のゲート回路と、

前記第1のゲート回路の出力信号の電圧レベルに応じて、第1の電源電圧供給端子と出力端子との間を電気的に接続する第1のトランジスタと、

前記第2 のゲート 回路の出力信号の電圧レベルに応じて、第2 の電源電圧供給端子と出力端子との間を電気的に接続する第2 のトランジスタと、

前記第2のノードの電圧レベルに応じて、前記第1のトランジスタを非導通状態にすべき電圧を前記第1のトランジスタのゲート電極に供給する第1の制御回路と、前記第1のノードの電圧レベルに応じて、前記第2のトランジスタを非導通状態にすべき電圧を前記第2のトランジスタのゲート電極に供給する第2の制御回路と、を有し、

前記第1のゲート回路は前記第2のノードの電圧レベルに応じて、前記第1の信号を波形整形した信号を出力可能な状態と高インピーダンス状態とが選択的に設定され、前記第2のゲート回路は前記第1のノードの電圧レ 30ベルに応じて、前記第2の信号を波形整形した信号を出力可能な状態と高インピーダンス状態とが選択的に設定されることを特徴とする出力回路。

【請求項2】 前記第1 のゲート 回路の出力端子と前記第1 のトランジスタのゲート 電極との間には複数のバッファ回路が配置され、前記第2 のゲート 回路の出力端子と前記第2 のトランジスタのゲート 電極との間には複数のバッファ回路が配置されていることを特徴とする請求項1 記載の出力回路。

【 請求項3 】 前記第1 の信号は第1 の差動論理回路の 40 出力信号であり、前記第2 の信号は第2 の差動論理回路 の出力信号であることを特徴とする請求項1 または請求 項2 記載の出力回路。

【請求項4】 前記第1の差動論理回路は、前記第1のデータ信号の電圧レベルと前記第2のデータ信号の電圧レベルに応じて生成された第1と第2の制御信号を入力信号とするものであり、前記第2の差動論理回路は、前記第1のデータ信号の電圧レベルと前記第2のデータ信号の電圧レベルに応じて生成された第3と第4の制御信号を入力信号とするものであることを特徴とする請求項 50

3 記載の出力回路。

【発明の詳細な説明】

[0001]

【 発明の属する技術分野】本発明は出力回路に関し、特に、出力端子の状態として電源電圧レベル、接地電圧レベル、高インピーダンス状態の3 つの状態を取り得る出力回路に関する。

[0002]

【 従来の技術】半導体集積回路においては、半導体集積 回路からの出力信号に応じて動作する外部回路の負荷や 半導体集積回路内部における負荷容量の大きな配線を駆 動するために出力回路を設けている。このため、出力回 路を構成するトランジスタは、半導体集積回路を構成す る一般的なトランジスタに比べて、駆動能力が大きいも のを用いている。

【0003】一般的に、出力回路の出力段は、電源電圧供給端子と接地電圧供給端子との間に2つのトランジスタを直列接続して、この2つのトランジスタの接続点を出力端子としている。このような構成のため、2つのトランジスタがともに導通状態となるタイミングが生じることにより、貫通電流が発生する。上述のように、出力回路は駆動能力の大きいトランジスタを用いているため、この貫通電流も大きなものになる。このような出力回路における貫通電流は、低消費電力化が望まれる半導体集積回路においては無視できないものである。出力回路の貫通電流を低減する方法として、例えば、下記文献に開示されるものが知られている。

文献名: 特開平8 -8 4 0 5 7 号公報

【 0 0 0 4 】上記文献には、NANDゲートやNORゲートを用いて、互いに相補的な電圧レベルを有する入力信号の一方あるいは両方がNANDゲートあるいはNO Rゲートに入力されるタイミングをインバータにより遅延させて、2 つのトランジスタをともに非導通状態とした後に、一方のトランジスタを導通状態とするものである。このようにすることで、出力回路の出力段を構成する2 つのトランジスタが同時の導通状態とならないようにしている。

[0005]

【発明が解決しようとする課題】上記文献のような方法においては、出力段の出力信号は、インバータによる遅延時間に応じた時間だけ高インピーダンス状態を必ず発生させるものである。このため、出力回路に入力される2つの入力信号によっては、貫通電流が生じないタイミングであっても、所定時間の高インピーダンス状態を必ず発生させることとなる。このため、出力回路の高速応答性においては必ずしも満足できるものではなかった。【0006】信号が入力される出力回路の入力端子から見ると、出力段の動作は、インバータによる遅延に加えて、NANDゲートあるいはNORゲートを介する分の遅延が生ずることとなる。この場合、例えば、出力回路

に入力される信号にノイズが発生した場合、出力回路からの出力信号の状態が安定するのは、インバータ、NANDゲートあるいはORゲートを介して一時的に高インピーダンス状態とした後となる。

【 0007】本発明は、上記問題点を解決し、高速応答性を損なうことなく、出力回路における出力段における 貫通電流を低減する出力回路を提供することを目的とする。

【0008】また、本発明は、素子の増加を極力低減した上で、上記目的を達成することができる出力回路を提 10供することを目的とする。

【 0009】また、本発明は、入力される信号にノイズ が発生じても、上記目的を達成することができる出力回 路を提供することを目的とする。

[0010]

【 課題を解決するための手段】本発明の出力回路は、上 記目的を達成するため、第1と第2のデータ信号の電圧 レベルに応じて、第1の電圧レベル、第2の電圧レベ ル、及び高インピーダンス状態のいずれか1 つに設定さ れる出力信号を出力する出力回路において、第1及び第 20 2 のデータ信号の少なくとも一方の電圧レベルにより 設 定された電圧レベルを有する第1の信号が伝達される第 1のノードに接続され、第1の信号を波形整形して出力 する第1のゲート回路と、第1及び第2のデータ信号の 少なくとも一方の電圧レベルにより設定された電圧レベ ルを有する第2の信号が伝達される第2のノードに接続 され、第2の信号を波形整形して出力する第2のゲート 回路と、第1のゲート回路の出力信号の電圧レベルに応 じて、第1の電源電圧供給端子と出力端子との間を電気 的に接続する第1のトランジスタと、第2のゲート回路 30 の出力信号の電圧レベルに応じて、第2の電源電圧供給 端子と出力端子との間を電気的に接続する第2のトラン ジスタと、第2のノードの電圧レベルに応じて、第1の トランジスタを非導通状態にすべき電圧を第1のトラン ジスタのゲート電極に供給する第1の制御回路と、第1 のノードの電圧レベルに応じて、第2のトランジスタを 非導通状態にすべき電圧を第2のトランジスタのゲート 電極に供給する第2の制御回路とを有し、第1のゲート 回路は第2のノードの電圧レベルに応じて、第1の信号 を波形整形した信号を出力可能な状態と高インピーダン 40 ス状態とが選択的に設定され、第2のゲート回路は第1 のノードの電圧レベルに応じて、第2の信号を波形整形 した信号を出力可能な状態と高インピーダンス状態とが 選択的に設定されるものである。

【 0011】また、本発明の出力回路は、第1のゲート回路の出力端子と第1のトランジスタのゲート電極との間に複数のバッファ回路が配置し、第2のゲート回路の出力端子と第2のトランジスタのゲート電極との間に複数のバッファ回路が配置するものであってもよい。

【0012】また、本発明の出力回路は、第1の信号が 50

第1 の差動論理回路の出力信号であり、第2 の信号が第 2 の差動論理回路の出力信号であってもよい。

【 0013】また、本発明の出力回路は、第1の差動論理回路が、第1のデータ信号の電圧レベルと第2のデータ信号の電圧レベルに応じて生成された第1と第2の制御信号を入力信号とするものであり、第2の差動論理回路が、第1のデータ信号の電圧レベルと第2のデータ信号の電圧レベルに応じて生成された第3と第4の制御信号を入力信号とするものであってもよい。

0 [0014]

【発明の実施の形態】本発明の出力回路についてを図面を用いて以下に詳細に説明する。図1 は、本発明の第1の実施の形態における出力回路100の回路図である。【0015】図1において、出力回路100は、主にゲート回路であるクロックトインバータ31、32、Pチャネル型MOSトランジスタ41、42、Nチャネル型MOSトランジスタ51、52、出力段を構成するPチャネル型MOSトランジスタ61とNチャネル型MOSトランジスタ62から構成されている。なお、以下の説明においては、Pチャネル型MOSトランジスタをPMOS、Nチャネル型MOSトランジスタをPMOS、Nチャネル型MOSトランジスタをNMOSと称する。なお、以下の説明において、各PMOSのサブストレート端子には接地電圧Vssが供給され、各NMOSのサブストレート端子には接地電圧Vssが供給されているものとする。

【 0 0 1 6 】 クロックトインバータ3 1 の入力端子はノード N2 に接続され、出力端子はノード N5 を介してP MOS 6 1 のゲート 電極に接続されている。クロックトインバータ3 1 の制御端子はノード N4 に接続されている。同様に、クロックトインバータ3 2 の入力端子はノード N4 に接続され、出力端子はノード N6 を介してN MOS 6 2 のゲート 電極に接続されている。クロックトインバータ3 2 の反転制御端子はノード N2 に接続されている。

【 0017】ここで、クロックトインバータ31、32 の具体的な回路図を図2、図3 にそれぞれ示す。

【0018】図2において、クロックトインバータ31はPMOS31-1とNMOS31-2、31-3により構成されている。PMOS31-1の一方の電極には電源電圧Vccが印加され、他方の電極はクロックトインバータ31の出力端子としてノードN5に接続されている。NMOS31-2の一方の電極はクロックトインバータ31の出力端子としてノードN5に接続されている。NMOS31-3の一方の電極は接地されている。NMOS31-3の他方の電極は接地されていることにより、接地電圧Vssが印加されている。PMOS31-1のゲート電極とNMOS31-3のゲート電極はノードN2に接続され、NMOS31-2のゲート電極はノードN2に接続されている。

【0019】以上の構成からわかるように、つまり、ク

ロックトインバータ31は、ノードN4の電圧レベルが 電源電圧レベル(以下、Hレベルと称する)の時に、N MOS31-2が導通状態となる。このため、クロック トインバータ31は、PMOS31-1とNMOS31 -3とで構成されるインバータとして機能し、ノードN 2に伝達される信号の電圧レベルを反転して出力する。 ノードN4の電圧レベルが接地電圧レベル(以下、Lレベルと称する)の時には、NMOS31-2が非導通状態となる。このため、ノードN2の電圧レベルがLレベルであれば、クロックトインバータ31の出力はHレベルとなり、ノードN2の電圧レベルがHレベルであれば、クロックトインバータ31の出力は不定(高インピーダンス状態)となる。

【0020】図3において、クロックトインバータ32はPMOS32-1、32-2とNMOS32-3により構成されている。PMOS32-1の一方の電極には電源電圧Vccが印加され、他方の電極はPMOS32-2の一方の電極はクロックトインバータ32の出力端子としてノードN6に接続されている。NMOS32-3の20一方の電極はクロックトインバータ32の出力端子としてノードN6に接続されている。NMOS32-3の20一方の電極はクロックトインバータ32の出力端子としてノードN6に接続され、他方の電極は接地されていることにより、接地電圧Vssが印加されている。PMOS32-1のゲート電極とNMOS32-3のゲート電極はノードN4に接続され、PMOS32-2のゲート電極はノードN2と接続されている。

【 0021】以上の構成からわかるように、つまり、クロックトインバータ32は、ノードN2の電圧レベルが Lレベルの時に、PMOS32-2が導通状態となる。このため、クロックトインバータ32は、PMOS32-30ー1とNMOS32-3とで構成されるインバータとして機能し、ノードN4に伝達される信号の電圧レベルを 反転して出力する。ノードN2の電圧レベルがHレベルの時には、PMOS32-2が非導通状態となる。このため、ノードN4の電圧レベルがHレベルであれば、クロックトインバータ31の出力はLレベルとなり、ノードN4の電圧レベルがLレベルであれば、クロックトインバータ32の出力は不定(高インピーダンス状態)となる。

【0022】なお、クロックトインバータ31、32の 40 構成は図2 や図3 の構成に限られるものではない。例えば、図2 においては、PMOS31-1のゲート電極と NMOS31-2のゲート電極とをノードN2 に接続し、NMOS31-3のゲート電極をノードN4 に接続するようにしてもよい。また、図3 においては、PMOS32-2のゲート電極とNMOS32-3のゲート電極とをノードN4 に接続し、PMOS32-1のゲート電極をノードN2 に接続するようにしてもよい。

【 0023】図1 において、P MOS 41 の一方の電極 には電源電圧V c c が印加され、他方の電極はP MOS 50

42の一方の電極に接続されている。PMOS42の他 方の電極はノードN5に接続されている。PMOS41 のゲート 電極は後述するノード N1 に接続され、P MO S42のゲート 電極はノード N4 に接続されている。 【0024】ノード N1 及びノード N4 の電圧レベルが ともにLレベルの時に、PMOS41及UPMOS42 はともに導通状態となる。このため、ノードN5にはP MOS41及UP MOS42を介して電源電圧Vccが 印加される。つまり、ノードN5の電圧レベルをHレベ ルにプルアップする。 ノード N1 及びノード N4 の電圧 レベルのいずれか一方あるいは両方がHレベルの時に は、PMOS41及UPMOS42のいずれか一方ある いは両方が非導通状態となる。このため、ノード N5 に 対する電源電圧Vccの印加が禁止される。このよう に、PMOS41及UPMOS42はノードN5の電圧 レベルを制御する制御回路として機能する。

【 0 0 2 5 】 NMOS 5 1 の一方の電極はノード N 6 に接続され、他方の電極はNMOS 5 2 の一方の電極に接続されている。NMOS 5 2 の他方の電極は接地されることにより、接地電圧Vssが印加される。NMOS 5 1 のゲート電極はノード N 2 に接続され、NMOS 5 2 のゲート電極は後述するノード N 3 に接続されている。【 0 0 2 6 】ノード N 2 及びノード N 3 の電圧レベルがともにHレベルの時に、NMOS 5 1 及びNMOS 5 2 はともに導通状態となる。このため、ノード N 6 にはNMOS 5 1 及びNMOS 5 2 なともに導通状態となる。このため、ノード N 6 にはNMOS 5 1 及びNMOS 5 2 を介して接地電圧Vssが印加される。つまり、ノード N 6 の電圧レベルをLレベルにプルダウンする。ノード N 2 及びノード N 3 の電圧レベルのいずれか一方あるいは両方がLレベルの時には、NMOS 5 1 及びNMOS 5 2 のいずれか一方ある

は、NMOS 5 1 及びNMOS 5 2 のいずれか一方ある いは両方が非導通状態となる。このため、ノード N6 に 対する接地電圧Vs s の印加が禁止される。このよう に、NMOS 5 1 及びNMOS 5 2 はノード N6 の電圧 レベルを制御する制御回路として機能する。

【0027】出力回路100の出力段を構成するPMOS61の一方の電極には電源電圧Vccが印加され、他方の電極は、出力回路100の出力端子9に接続されている。PMOS61のゲート電極はノードN5に接続されている。出力回路100の出力段を構成するNMOS62の一方の電極は接地されることにより、接地電圧Vssが印加され、他方の電極は出力端子9に接続されている。NMOS62のゲート電極はノードN6に接続されている。なお、PMOS61及びNMOS62は駆動能力を大きくする必要があるため、他のMOSトランジスタよりサイズが大きいものである。

【 0028】出力回路100は上記のように構成されているが、本実施の形態においては、図1に示されるように、出力回路100に入力される信号、つまり、ノードN2及びノードN4に伝達される信号をそれぞれ差動論理回路10及び20から生成する構成としている。

【 0 0 2 9 】 差動論理回路1 0 は、P MOS 1 1 、1 2、NMOS 1 3、1 4、1 5、1 6 から構成されている。P MOS 1 1 及びP MOS 1 2 の一方の電極には電源電圧Vccが印加されている。P MOS 1 1 の他方の電極はノード N1 に接続され、P MOS 1 2 の他方の電極はノード N2 に接続されている。P MOS 1 1 のゲート電極はノード N2 に接続され、P MOS 1 2 のゲート電極はノード N1 に接続されている。

【 0 0 3 0 】 さらに、差動論理回路 1 0 を構成する NM OS 1 3 ~1 6 の一方の電極は接地されることにより、接地電圧 Vs s が印加されている。 NMOS 1 3 及び NMOS 1 5 の他方の電極はともにノード N1 に接続され、NMOS 1 4 及び NMOS 1 6 の他方の電極はともにノード N2 に接続されている。 NMOS 1 3 のゲート電極はノード N2 に接続され、 NMOS 1 4 のゲート電極はノード N1 に接続され、 NMOS 1 5 のゲート電極は後述する信号端子1 に接続され、 NMOS 1 6 のゲート電極は後述する信号端子2 に接続されている。

【0031】上述のように構成された差動論理回路10 は、信号端子1に入力される信号の電圧レベルがHレベ 20 ルで、信号端子2 に入力される信号の電圧レベルがLレ ベルの場合には、NMOS15が導通状態となり、NM OS16が非導通状態となる。このため、ノードN1に は接地電圧Vssが印加され、ノードN1の電圧レベル がLレベルとなる。ノードN1の電圧レベルに応じて、 PMOS12 が導通状態となり、NMOS14 は非導通 状態になる。このため、ノードN2には電源電圧Vcc が印加され、ノードN2の電圧レベルがHレベルとな る。なお、ノード N2 の電圧レベルに応じて、P MOS 11は非導通状態に、NMOS13は導通状態となる。 【 0032】また、信号端子1 に入力される信号の電圧 レベルがLレベルで、信号端子2に入力される信号の電 圧レベルがHレベルの場合には、NMOS15が非導通 状態となり、NMOS16が導通状態となる。このた め、ノードN2には接地電圧Vssが印加され、ノード N2 の電圧レベルがL レベルとなる。 ノード N2 の電圧 レベルに応じて、PMOS11が導通状態となり、NM OS13は非導通状態になる。このため、ノードN1に は電源電圧Vccが印加され、ノードN1の電圧レベル はHレベルとなる。 なお、ノード N1 の電圧レベルに応 40 じて、PMOS12は非導通状態に、NMOS14は導 通状態となる。

【 0033】なお、上記のようにノード N1 及びノード N2 の電圧レベルが設定された後に、信号端子1 及び信号端子2 の電圧レベルがともにLレベルになっても、N MOS13 及びNMOS14により、ノード N1 及びノード N2 の電圧レベルは設定された電圧レベルに維持される。また、ノード N1 及びノード N2 の電圧レベルがともにHレベルになると、差動論理回路10はノード N1 及びノード N2 に設定した電圧レベルが維持できなく 50

なるため、ノード N1 及びノード N2 の電圧レベルがともにHレベルとならないように制御されている。この制御については後述する。

【0034】また、初期状態として、ノードN1及びノードN2の電圧レベルがともにLレベルであると、ノードN1及びノードN2の電圧レベルが不定となり、貫通電流が発生するため、イニシャライズ時等において、初期設定を行うようにしておく方が望ましい。なお、差動論理回路10を構成するMOSトランジスタは出力回路100の出力段を構成するMOSトランジスタに比べて、駆動能力が小さくてよいため、差動論理回路10にて生じる貫通電流は、出力回路100の出力段で発生する貫通電流に比べて極めて小さい。

【 0035】同様に、差動論理回路20は、PMOS21、22、NMOS23、24、25、26から構成されている。PMOS21及びPMOS22の一方の電極には電源電圧Vccが印加されている。PMOS21の他方の電極はノードN3に接続され、PMOS22の他方の電極はノードN4に接続されている。PMOS21のゲート電極はノードN4に接続され、PMOS22のゲート電極はノードN3に接続されている。

【 0 0 3 6 】 さらに、差動論理回路2 0 を構成するNM OS 2 3 ~2 6 の一方の電極は接地されることにより、接地電圧Vssが印加されている。NMOS 2 3 及びN MOS 2 5 の他方の電極はともにノード N3 に接続され、NMOS 2 4 及びNMOS 2 6 の他方の電極はともにノード N4 に接続されている。NMOS 2 3 のゲート電極はノード N4 に接続され、NMOS 2 4 のゲート電極はノード N3 に接続され、NMOS 2 5 のゲート電極は後述する信号端子3 に接続され、NMOS 2 6 のゲート電極は後述する信号端子4 に接続されている。

【0037】上述のように構成された差動論理回路20 は、信号端子3 に入力される信号の電圧レベルがHレベ ルで、信号端子4 に入力される信号の電圧レベルがLレ ベルの場合には、NMOS25が導通状態となり、NM OS26 が非導通状態となる。このため、ノードN3に は接地電圧Vssが印加され、ノードN3の電圧レベル がLレベルとなる。ノードN3の電圧レベルに応じて、 PMOS 2 2 が導通状態となり、NMOS 2 4 は非導通 状態になる。このため、ノード N4 には電源電圧Vcc が印加され、ノードN4の電圧レベルがHレベルとな る。なお、ノード N4 の電圧レベルに応じて、P MOS 21は非導通状態に、NMOS23は導通状態となる。 【0038】また、信号端子3に入力される信号の電圧 レベルがLレベルで、信号端子4に入力される信号の電 圧レベルがHレベルの場合には、NMOS 2 5 が非導通 状態となり、NMOS26が導通状態となる。このた め、ノードN4には接地電圧Vssが印加され、ノード N4 の電圧レベルがL レベルとなる。 ノード N4 の電圧 レベルに応じて、PMOS21が導通状態となり、NM

10 . .

OS 2-3 は非導通状態になる。このため、ノード N3 には電源電圧Vccが印加され、ノード N3 の電圧レベルはHレベルとなる。なお、ノード N3 の電圧レベルに応じて、PMOS 2 2 は非導通状態に、NMOS 2 4 は導通状態となる。

【0039】なお、上記のようにノードN3及びノードN4の電圧レベルが設定された後に、信号端子3及び信号端子4の電圧レベルがともにLレベルになっても、NMOS23及びNMOS24により、ノードN3及びノードN4の電圧レベルは設定された電圧レベルに維持さ 10 れる。また、ノードN3及びノードN4の電圧レベルがともにHレベルになると、差動論理回路20はノードN3及びノードN4に設定した電圧レベルが維持できなくなるため、ノードN3及びノードN4の電圧レベルがともにHレベルとならないように制御されている。この制御については後述する。

【0040】また、初期状態として、ノードN3及びノードN4の電圧レベルがともにLレベルであると、ノードN3及びノードN4の電圧レベルが不定となり、貫通電流が発生するため、イニシャライズ時等において、初20期設定を行うようにしておく方が望ましい。なお、差動論理回路20を構成するMOSトランジスタは出力回路100の出力段を構成するMOSトランジスタに比べて、駆動能力が小さくてよいため、差動論理回路20にて生じる貫通電流は、出力回路100の出力段で発生する貫通電流に比べて極めて小さい。

【 0041】ここで、信号端子1~4に入力される信号を発生する信号生成回路についてを説明する。図4は信号生成回路70の回路図である。

【 0 0 4 2 】信号生成回路7 0 はNANDゲート 7 1 ~ 30 7 6、インバータ8 1、8 2、8 5~8 9 により 構成されている。NANDゲート 7 1 及び7 2 は3 入力1 出力のNANDゲートであり、NANDゲート 7 3 及び7 4 は4 入力1 出力のNANDゲートであり、NANDゲートであり、NANDゲートである。信号生成回路7 0 には3 つの入力端子9 1、9 2、9 3 と 4 つの出力端子を有する。信号生成回路7 0 の出力端子はそれぞれ差動論理回路1 0 及び2 0 の信号端子1~4 に接続されるため、図4 においては、各出力端子には、差動論理回路1 0 及び2 0 の信号端子1~4 に接続されるため、図4 においては、各出力端子には、差動論理回路1 0 及び2 0 の信号端子1~4 の対 40 応するものと同じ符号を付している。

【0043】図4において、入力端子91にはクロック信号CLKが入力され、入力端子92には第1のデータ信号DATA1が入力され、入力端子93には第2のデータ信号DATA2が入力される。

【 0044】入力端子91はNANDゲート71~74 のそれぞれの入力端子の1つ及びインバータ87の入力 端子に接続されている。インバータ87の出力端子はイ ンバータ88の入力端子に接続され、インバータ88の 出力端子はインバータ89の入力端子に接続されてい

50

る。インバータ89の出力端子はNANDゲート71~74のそれぞれの入力端子の1つに接続されている。【0045】入力端子92はインバータ81の入力端子及びNANDゲート71の入力端子の1つに接続されている。入力端子93はインバータ82の入力端子及びNANDゲート72の入力端子の1つに接続されている。【0046】インバータ81の出力端子及びNANDゲート71の出力端子はそれぞれNANDゲート73の入力端子の1つに接続されている。NANDゲート71の出力端子はインバータ85の入力端子及びNANDゲート76の一方の入力端子にも接続されている。

【 0047】インバータ82の出力端子及びNANDゲート72の出力端子はそれぞれNANDゲート74の入力端子の1つに接続されている。NANDゲート72の出力端子はインバータ86の入力端子及びNANDゲート75の一方の入力端子にも接続されている。

【0048】NANDゲート73の出力端子はNANDゲート75の他方の入力端子に接続され、NANDゲート74の出力端子はNANDゲート76の他方の入力端子に接続されている。

【 0049】インバータ85の出力端子は差動論理回路 10の信号端子1に接続され、NANDゲート75の出 力端子は差動論理回路10の信号端子2に接続され、N ANDゲート76の出力端子は差動論理回路20の信号 端子3に接続され、インバータ86の出力端子は差動論 理回路20の信号端子4に接続されている。

【0050】以上のように構成された信号生成回路70の動作についてを以下に説明する。図5は、信号生成回路70の動作を説明するタイミングチャートである。なお、差動論理回路10の信号端子1に入力される信号を制御信号CN1、信号端子2に入力される信号を制御信号CN2、差動論理回路20の信号端子3に入力される信号を制御信号CN3、信号端子4に入力される信号を制御信号CN4と称する。また、初期状態においては、クロック信号CLK、第1のデータ信号DATA1、第2のデータ信号DATA2の電圧レベルはともにレベルとする。このため、NANDゲート71~74の出力信号の電圧レベルはそれぞれHレベルとなるため、インバータ85、86、NANDゲート75、76の出力信号の電圧レベルはそれぞれLレベルとなる。

【 0 0 5 1 】 図5 において、時刻t 1 になる前に、第1 のデータ信号DATA1 の電圧レベルがHレベルとなり、インバータ8 1 の出力信号の電圧レベルがLレベルとなる。時刻t 1 にてクロック信号CLKが立ち上がると、インバータ8 7 ~8 9 による遅延分遅れて、NAN Dゲート 7 1 の3 つの入力信号の電圧レベルがそれぞれ Hレベルとなる。この結果、NANDゲート 7 1 の出力信号の電圧レベルはLレベルとなる。NANDゲート 7 1 の出力信号の電圧レベルはインバータ8 5 を介して反転されるため、信号端子1 の電圧レベルはHレベルとな

る。'~・

【0052】この時、NANDゲート73の出力信号の 電圧レベルは、インバータ81の出力信号の電圧レベル がLレベルのため、Hレベルのままである。また、NA NDゲート72及び74の電圧レベルもHレベルのまま である。よって、NANDゲート76の出力信号の電圧 レベルはHレベルとなり、信号端子3の電圧レベルもH レベルとなる。さらに、入力信号の電圧レベルに変化が ないため、NANDゲート75の出力信号の電圧レベル はLレベルのままであり、インバータ86の出力信号の 電圧レベルもLレベルのままである。この結果、信号端 子2及び4の電圧レベルはLレベルのままである。

【0053】この後、第1のデータ信号DATA1の電圧レベルがLレベルになると、インバータ81の出力信号の電圧レベル及びNANDゲート71の出力信号の電圧レベルはともにHレベルとなるので、インバータ85の出力信号の電圧レベルはともにLレベルになる。この結果、信号端子1及び3の電圧レベルはLレベルとなる。

【 0054】クロック信号CLKが立ち下がった後、時 20 刻t 2になる前に、第2のデータ信号DATA2の電圧レベルがHレベルとなり、インバータ82の出力信号の電圧レベルがLレベルとなる。時刻t2にてクロック信号CLKが立ち上がると、インバータ87~89による遅延分遅れて、NANDゲート72の3つの入力信号の電圧レベルがそれぞれHレベルとなる。この結果、NANDゲート72の出力信号の電圧レベルはLレベルとなる。NANDゲート72の出力信号の電圧レベルはインバータ86を介して反転されるため、信号端子4の電圧レベルはHレベルとなる。

【0055】この時、NANDゲート74の出力信号の 電圧レベルは、インバータ82の出力信号の電圧レベル がLレベルのため、Hレベルのままである。また、NA NDゲート71及び73の電圧レベルもHレベルのまま である。よって、NANDゲート75の出力信号の電圧 レベルはHレベルとなり、信号端子2の電圧レベルもH レベルとなる。さらに、入力信号の電圧レベルに変化が ないため、NANDゲート76の出力信号の電圧レベル はLレベルのままであり、インバータ85の出力信号の 電圧レベルもLレベルのままである。この結果、信号端 40 子1及び3の電圧レベルはLレベルのままである。

【0056】この後、第2のデータ信号DATA2の電圧レベルがLレベルになると、インバータ82の出力信号の電圧レベル及UNANDゲート72の出力信号の電圧レベルはともにHレベルとなるので、インバータ86の出力信号の電圧レベル及UNANDゲート75の出力信号の電圧レベルはともにLレベルになる。この結果、信号端子2及U4の電圧レベルはLレベルとなる。

【 0 0 5 7 】 クロック信号CLK が立ち下がった後、時刻t 3 になる前に、第1 のデータ信号DATA1 の電圧 50

レベルがHレベルとなり、インバータ81の出力信号の電圧レベルがLレベルとなる。時刻t3にてクロック信号CLKが立ち上がると、インバータ87~89による遅延分遅れて、NANDゲート71の3つの入力信号の電圧レベルがそれぞれHレベルとなる。よって、時刻t3においては、時刻t1と同様に、信号端子1及び3の電圧レベルがHレベルとなり、信号端子2及び4の電圧レベルはLレベルのままである。

【0058】この後、第1のデータ信号DATA1の電 圧レベルがLレベルになると、信号端子1及び3の電圧 レベルはLレベルとなる。クロック信号CLKが立ち下 がった後、第1のデータ信号DATA1及び第2のデー タ信号DATA2の電圧レベルがともにLレベルのまま 時刻t4においてクロック信号CLKが立ち上がる。

【 0059】インバータ81、82及びNANDゲート71、72の電圧レベルはそれぞれHレベルのままであるが、NANDゲート73、74それぞれの4つの入力信号の電圧レベルはHレベルとなる。このため、NANDゲート73、74の出力信号の電圧レベルはLレベルとなる。この結果、NANDゲート75、76の出力信号の電圧レベルはそれぞれHレベルとなるため、信号端子2及び3の電圧レベルはHレベルとなる。

【 0060】入力信号の電圧レベルに変化がないため、 NANDゲート71及び72の出力信号の電圧レベルは Hレベルのままである。この結果、信号端子1及び4の 電圧レベルはLレベルのままである。

【 0061】この後、クロック信号CLKが立ち下がると、NANDゲート73及び74の出力信号の電圧レベルはHレベルとなるため、NANDゲート75及び76の出力信号の電圧レベルもLレベルとなる。この結果、信号端子2及び3の電圧レベルもLレベルとなる。

【 0062】以上のように動作する信号生成回路70の 出力信号、つまり、信号端子1~4に入力される制御信 号CN1~CN4による、差動論理回路10、20、出 力回路100の動作についてを説明する。

【0063】図5における時刻t 1や時刻t 3のように、制御信号CN1及びCN3の電圧レベルがHレベルであり、制御信号CN2及びCN4の電圧レベルがLレベルの時は、上述したように、差動論理回路10のノードN1及び差動論理回路20のノードN3の電圧レベルはLレベルとなり、差動論理回路10のノードN2及び差動論理回路20のノードN4の電圧レベルはHレベルとなる。

【 0064】このため、クロックトインバータ31はインバータとして動作するため、電圧レベルがレレベルの出力信号を出力する。また、クロックトインバータ32は、図3に示すように、PMOS32-1、32-2が非導通状態となり、NMOS32-3が導通状態となるため、電圧レベルがレレベルの出力信号を出力する。つまり、見かけ上、クロックトインバータ32もインバー

タとして動作しているのと同様である。

【 0065】ここで、ノード N1の電圧レベルがL レベルであり P MOS 41 は導通状態となるが、ノード N4の電圧レベルがHレベルであり P MOS 42 は非導通状態である。このため、ノード N5 にはP MOS 41 及び42を介して電源電圧Vccが印加されない。同様に、ノード N2の電圧レベルがHレベルであり N MOS 51は導通状態となるが、ノード N3の電圧レベルがL レベルであり N MOS 52 は非導通状態である。このため、ノード N6にはN MOS 51 及び52を介して接地電圧 10 Vssが印加されない。

【0066】この結果、出力回路100の出力段を構成するPMOS61のゲート電極及びNMOS62のゲート電極にはともに電圧レベルがLレベルの信号が入力される。ゲート電極に入力された信号の電圧レベルに応じて、PMOS61は導通状態、NMOS62は非導通状態となる。出力端子9には導通状態のPMOS61を介して電源電圧Vccが印加されるため、図5において、出力端子9から出力される出力信号OUTとして示すように、出力端子9の電圧レベルはHレベルとなる。

【 0067】なお、制御信号CN1及びCN3の電圧レベルがLレベルになったとしても、差動論理回路10のNMOS13、14及び差動論理回路20のNMOS23、24により、ノードN1、N3の電圧レベルはLレベルに、ノードN2、N4の電圧レベルはHレベルに維持される。よって、出力端子9の電圧レベルはHレベルが維持される。

【 0068】次に、図5 における時刻t 2のように、制御信号CN2及びCN4の電圧レベルがHレベルであり、制御信号CN1及びCN3の電圧レベルがLレベル 30の時は、上述したように、差動論理回路10のノードN2及び差動論理回路20のノードN4の電圧レベルはLレベルとなり、差動論理回路10のノードN1及び差動論理回路20のノードN3の電圧レベルはHレベルとなる。

【 0069】このため、クロックトインバータ32はインバータとして動作するため、電圧レベルがHレベルの出力信号を出力する。また、クロックトインバータ31は、図2に示すように、NMOS31-2、31-3が非導通状態となり、PMOS31-1が導通状態となる 40ため、電圧レベルがHレベルの出力信号を出力する。つまり、見かけ上、クロックトインバータ32もインバータとして動作しているのと同様である。

【 0 0 7 0 】ここで、ノード N4 の電圧レベルがL レベルであり P MOS 4 2 は導通状態となるが、ノード N1 の電圧レベルがHレベルであり P MOS 4 1 は非導通状態である。このため、ノード N5 にはP MOS 4 1 及び4 2 を介して電源電圧V c c が印加されない。同様に、ノード N3 の電圧レベルがHレベルであり N MOS 5 2 は導通状態となるが、ノード N2 の電圧レベルがL レベ 50

ルであり NMOS 5 1 は非導通状態である。このため、 ノード N6 にはNMOS 5 1 及び5 2 を介して接地電圧 Vs s が印加されない。

【0071】この結果、出力回路100の出力段を構成するPMOS61のゲート電極及びNMOS62のゲート電極にはともに電圧レベルがHレベルの信号が入力される。ゲート電極に入力された信号の電圧レベルに応じて、PMOS61は非導通状態、NMOS62は導通状態となる。出力端子9には導通状態のNMOS62を介して接地電圧Vssが印加されるため、図5の出力信号OUTとして示すように、出力端子9の電圧レベルはLレベルとなる。

【 0072】なお、制御信号CN2及びCN4の電圧レベルがLレベルになったとしても、差動論理回路100 NMOS 13、14及び差動論理回路200 NMOS 23、24により、ノード N1、N3の電圧レベルはHレベルに、ノード N2、N4の電圧レベルはLレベルに維持される。よって、出力端子900 の電圧レベルはLレベルが維持される。

20 【 0073】次に、図5 における時刻t 4 のように、制御信号C N2 及びC N3 の電圧レベルがHレベルであり、制御信号C N1 及びC N4 の電圧レベルがL レベルの時は、差動論理回路10のノード N2 及び差動論理回路20のノード N3 の電圧レベルはL レベルとなり、差動論理回路10のノード N1 及び差動論理回路20のノード N4 の電圧レベルはHレベルとなる。

【 0074】このため、図2に示すNMOS31-2及び図3に示すPMOS32-2がともに導通状態となるため、クロックトインバータ31、32はともにインバータとして動作する。ノードN2の電圧レベルがLレベルのため、クロックトインバータ31は電圧レベルがHレベルの出力信号を出力する。また、ノードN4の電圧レベルがHレベルがLレベルの出力信号を出力する。

【 0 0 7 5 】 ここで、ノード N 1 、N 4 の電圧レベルが とも に H レベルであり P MOS 4 1 、4 2 はとも に 非導 通状態である。このため、ノード N 5 に は P MOS 4 1 及び 4 2 を 介して電源電圧 V c c が 印加されない。 同様 に、ノード N 2 、N 3 の電圧レベルが L レベルであり N MOS 5 1 、5 2 は 非導通状態である。このため、ノード N 6 に は N MOS 5 1 及び 5 2 を 介して 接地電圧 V s s が 印加されない。

【0076】この結果、出力回路100の出力段を構成するPMOS61のゲート電極には電圧レベルがHレベルの信号が入力され、NMOS62のゲート電極には電圧レベルがLレベルの信号が入力される。ゲート電極に入力された信号の電圧レベルに応じて、PMOS61及びNMOS62はともに非導通状態となる。出力端子9には電源電圧Vcc及び接地電圧Vssがともに印加されないため、図5の出力信号OUTにハッチングにて示

すように、出力端子9の電圧レベルは高インピーダンス状態となる。

【 0077】なお、クロック信号CLKが立ち下がって、制御信号CN2及びCN3の電圧レベルがLレベルになったとしても、差動論理回路10のNMOS13、14及び差動論理回路20のNMOS23、24により、ノードN2、N3の電圧レベルはLレベルに、ノードN1、N4の電圧レベルはHレベルに維持される。よって、出力端子9は高インピーダンス状態が維持される。

【0078】つまり、信号生成回路70、差動論理回路10、20、出力回路100の全体で見ると、クロック信号CLKの立ち上がりに応答して、第1のデータ信号DATA1が入力される(電圧レベルがHレベルになる)と、出力回路100の出力信号OUTの電圧レベルはHレベルとなる。また、クロック信号CLKの立ち上がりに応答して、第2のデータ信号DATA2が入力される(電圧レベルがHレベルになる)と、出力回路100の出力信号OUTの電圧レベルはLレベルとなる。また、クロック信号CLKの立ち上がりに応答して、第120のデータ信号DATA1及び第2のデータ信号DATA2がともに入力されない(電圧レベルがLレベルになる)と、出力回路100の出力信号OUTは高インピーダンス状態となる。

【0079】このように、信号生成回路70、差動論理回路10、20、出力回路100の全体としては、2つのデータ信号DATA1、DATA2の電圧レベルによって、出力回路100の出力信号OUTを、電圧レベルがHレベル、電圧レベルがLレベル、あるいは高インピーダンス状態のいずれかに設定することができるもので 30ある。

【0080】なお、信号発生回路70は、第1のデータ信号DATA1の電圧レベルをHレベルにする時、あるいは第2のデータ信号DATA2の電圧レベルをHレベルにする時を、第1のデータ信号DATA1の電圧レベルと第2のデータ信号DATA2の電圧レベルとをともにLレベルにした後に行うようにしているため、第1のデータ信号DATA1の電圧レベルと第2のデータ信号DATA2の電圧レベルとがともにHレベルとなることがない。このため、差動論理回路10、20による貫通 40電流の発生を防止することができる。

【0081】また、データ信号にノイズが発生し、第1のデータ信号DATA1の電圧レベルと第2のデータ信号DATA2の電圧レベルとがともにHレベルになったとしても、クロック信号CLKの立ち上がりに応答して、差動論理回路10、20の状態を切り換えるため、ノイズの影響が差動論理回路10、20に与えられることが低減されている。

【 0082 】以上の出力回路100の動作は、ノードN2とノードN4の電圧レベルが確定することに際して、

互いに遅延がない場合、つまり、出力回路100の出力段を構成するPMOS61とNMOS62とが同時に導通状態とならない場合の動作である。ここで、ノードN2の電圧レベルの確定とノードN4の電圧レベルの確定に遅延が生じた場合についてを以下に説明する。図6は、ノードN2の電圧レベルの変化がノードN4の電圧レベルの変化より遅れた場合の出力回路100における動作タイミングチャートであり、図7は、ノードN4の電圧レベルの変化がノードN2の電圧レベルの変化より遅れた場合の出力回路100における動作タイミングチャートである。まず、図6を用いて、ノードN2の電圧レベルの変化がノードN4の電圧レベルの変化より遅れた場合についてを説明する。

【0083】図6において、初期状態において、ノード N2とノード N4 の電圧レベルがLレベルであるとする。このため、クロックトインバータ31、32の出力信号の電圧レベルに応じて、ノード N5とノード N6の電圧レベルはともにHレベルとなっている。なお、図示していないが、ノード N1とノード N3の電圧レベルはそれぞれノード N2とノード N4と相補的な関係にある。よって、P MOS 41 及びN MOS 51 が非導通状態となっいるため、ノード N5 にはP MOS 41、42を介して電源電圧Vccが印加されず、ノード N6には NMOS 51、52を介して接地電圧Vssが印加されていない。このため、P MOS 61 は非導通状態、NM OS 62 は導通状態であるため、出力端子9の出力信号 OUT の電圧レベルはLレベルである。

【 0084】この後、時刻t k 1 において、ノード N4 の電圧レベルが先にL レベルから Hレベルになったとする。この時、図示していないが、ノード N3 の電圧レベルはHレベルからL レベルになる。

【 0085】クロックトインバータ31は、ノードN4の電圧レベルに応じて、NMOS31-2が導通状態となるが、ノードN2の電圧レベルがLレベルのため、PMOS31-1が導通状態であり、NMOS31-3が非導通状態である。このため、クロックトインバータ31の出力信号の電圧レベルはHレベルのままであり、ノードN5の電圧レベルはHレベルを維持する。この時、ノードN1、ノードN4の電圧レベルがともにHレベルとなるので、PMOS41、42はともに非導通状態である。

【0086】クロックトインバータ32は、ノードN2の電圧レベルに応じて、PMOS32-2は導通状態であるが、ノードN4の電圧レベルがHレベルのため、PMOS32-1が非導通状態となり、NMOS32-3が導通状態となる。このため、クロックトインバータ32の出力信号の電圧レベルはLレベルとなり、ノードN6の電圧レベルはHレベルからLレベルとなる。この時、ノードN2、ノードN3の電圧レベルがともにLレベルとなるので、NMOS51、52はともに非導通状

態である。

【0087】ノードN5の電圧レベル及びノードN6の 電圧レベルに応じて、PMOS61及びNMOS62は ともに非導通状態となるので、出力端子9から出力され る出力信号OUTは高インピーダンス状態(図6におい .てハッチングされた部分) となる。

【0088】次に、時刻t k 2 において、ノード N2 の 電圧レベルがLレベルからHレベルになったとする。こ の時、図示していないが、ノード N1 の電圧レベルはH レベルからLレベルになる。

【0089】クロックトインバータ31は、NMOS3 1-2 が導通状態であり、ノード N2 の電圧レベルがH レベルになったため、PMOS31-1が非導通状態と なり、NMOS31-3が導通状態となる。このため、 クロックトインバータ31の出力信号の電圧レベルはH レベルからLレベルとなる。この時、ノード N1 の電圧 レベルもLレベルとなるため、PMOS41は導通状態 となるが、PMOS42は非導通状態を維持するため、 ノード N 5 にはP MOS 4 1 、4 2 を介して電源電圧V c c が印加されることはない。このため、ノード N5 の 20 電圧レベルはLレベルとなる。

【0090】クロックトインバータ32は、ノードN2 の電圧レベルがHレベルとなったため、PMOS32-2 非導通状態となるが、P MOS 3 2 -1 が非導通状態 であり、NMOS32-3が導通状態であるため、クロ ックトインバータ32の出力信号の電圧レベルはLレベ ルが維持される。この時、ノード N2 の電圧レベルに応 じて、NMOS51は導通状態となるが、NMOS52 は非導通状態を維持するため、ノード N6 にはNMOS 51、52を介して接地電圧Vssが印加されることは 30 ない。このため、ノード N6 の電圧レベルはL レベルを 維持する。

【0091】ノードN5の電圧レベル及びノードN6の 電圧レベルに応じて、PMOS61は導通状態、NMO S62は非導通状態となるので、出力端子9から出力さ れる出力信号OUTの電圧レベルはHレベルとなる。

【0092】次に、時刻tk3において、ノードN4の 電圧レベルが先にHレベルからLレベルになったとす る。この時、図示していないが、ノード N3 の電圧レベ ルはLレベルからHレベルになる。

【0093】クロックトインバータ31は、ノードN4 の電圧レベルに応じて、NMOS31-2が非導通状態 となる。ノード N2 の電圧レベルがHレベルのため、P MOS 3 1 -1 が非導通状態であり、NMOS 3 1 -3 が導通状態である。このため、クロックトインバータ3 1の出力信号は高インピーダンス状態となる。この時、 ノード N1、ノード N4 の電圧レベルがとも にL レベル となるので、PMOS41、42はともに導通状態とな る。このため、ノード N5 にはP MOS 41、42を介 5の電圧レベルはHレベルに設定される。

【0094】クロックトインバータ32は、ノードN4 の電圧レベルに応じて、PMOS32ー1が導通状態と なり、NMOS32-3 が非導通状態となる。ノードN 2 の電圧レベルがHレベルのため、P MOS 3 2 -2 が 非導通状態である。このため、クロックトインバータ3 2 の出力信号は高インピーダンス状態となる。この時、 ノードN2、ノードN3の電圧レベルがともにHレベル となるので、NMOS51、52はともに導通状態とな 10 る。このため、ノード N6 にはNMOS 51、52を介 して接地電圧Vssが印加される。この結果、ノードN 6の電圧レベルはLレベルが維持される。

【0095】ノード N5 の電圧レベル及びノード N6 の 電圧レベルに応じて、PMOS 6 1 及びNMOS 6 2 は ともに非導通状態となるので、出力端子9から出力され る出力信号OUTは高インピーダンス状態(図6におい てハッチングされた部分)となる。

【 0 0 9 6 】次に、時刻t k 4 において、ノード N2 の 電圧レベルがHレベルからLレベルになったとする。こ の時、図示していないが、ノードN1の電圧レベルはL レベルからHレベルになる。

【0097】クロックトインバータ31は、NMOS3 1-2 が非導通状態であり、ノード N2 の電圧レベルが Lレベルになったため、PMOS31-1 が導通状態と なり、NMOS31ー3が非導通状態となる。このた め、クロックトインバータ31の出力信号の電圧レベル は高インピーダンス状態からHレベルとなる。この時、 ノード N1 の電圧レベルも Hレベルとなるため、P MO S 4 1 は非導通状態となり、ノード N 5 にはP MOS 4 1、42を介して電源電圧Vccが印加されることはな い。このため、ノードN5の電圧レベルはHレベルが維 持される。

【0098】クロックトインバータ32は、ノードN2 の電圧レベルがL レベルとなったため、P MOS 3 2 -2 導通状態となる。ここで、P MOS 3 2 -1 が導通状 態であり、NMOS32ー3が非導通状態であるため、 クロックトインバータ32の出力信号の電圧レベルは高 インピーダンス状態からHレベルになる。この時、ノー ドN2の電圧レベルに応じて、NMOS51は非導通状 態となるため、ノードN6にはNMOS51、52を介 して接地電圧Vssが印加されることはない。このた め、ノードN6の電圧レベルはLレベルからHレベルと なる。

【0099】ノード N5 の電圧レベル及びノード N6 の 電圧レベルに応じて、P MOS 6 1 は非導通状態、NM OS62は導通状態となるので、出力端子9から出力さ れる出力信号OUTの電圧レベルはLレベルとなる。 【 0 1 0 0 】次に、図7 を用いて、ノード N4 の電圧レ ベルの変化がノード N2 の電圧レベルの変化より 遅れた して電源電圧Vccが印加される。この結果、ノードN50 場合についてを説明する。なお、図7における初期状態 は、図6と同様に、ノードN2、ノードN4の電圧レベルはLレベル、ノードN5、ノードN6の電圧レベルは Hレベルとし、出力端子9から出力される出力信号OU Tの電圧レベルはLレベルである。

【 0101】時刻t y1において、ノードN2の電圧レベルが先にLレベルからHレベルになったとする。この時、図示していないが、ノードN1の電圧レベルはHレベルからLレベルになる。

【 0102】クロックトインバータ31は、ノードN2の電圧レベルに応じて、PMOS31-1が非導通状態 10となり、NMOS31-3が導通状態となるが、ノードN4の電圧レベルがレレベルのため、NMOS31-2が非導通状態である。このため、クロックトインバータ31の出力信号は高インピーダンス状態となる。この時、ノードN1、ノードN4の電圧レベルがともにレレベルとなるので、PMOS41、42はともに導通状態となる。このため、ノードN5にはPMOS41、42を介して電源電圧Vccが印力される。この結果、ノードN5の電圧レベルはHレベルに維持される。

【0103】クロックトインバータ32は、ノードN2 の電圧レベルに応じて、P MOS 3 2 -2 が非導通状態 となる。ノード N4 の電圧レベルがL レベルのため、P MOS 3 2 -1 が導通状態であり、NMOS 3 2 -3 が 非導通状態である。このため、クロックトインバータ3 2 の出力信号は高インピーダンス状態となる。この時、 ノード N2、ノード N3 の電圧レベルがともにHレベル となるので、NMOS51、52はともに導通状態とな る。このため、ノードN6にはNMOS51、52を介 して接地電圧Vssが印加される。この結果、ノードN 6の電圧レベルはHレベルからLレベルに設定される。 【 0104】ノードN5 の電圧レベル及びノードN6 の 電圧レベルに応じて、PMOS61及びNMOS62は ともに非導通状態となるので、出力端子9から出力され る出力信号OUT は高インピーダンス状態(図7 におい てハッチングされた部分)となる。

【 0105 】 次に、時刻t y 2 において、ノード N4の 電圧レベルがL レベルから Hレベルになったとする。 こ の時、図示していないが、ノード N3 の電圧レベルはH レベルから L レベルになる。

【 0106】クロックトインバータ31は、NMOS31-2が導通状態となる。PMOS31-1が非導通状態であり、NMOS31-3が導通状態であるため、クロックトインバータ31の出力信号の電圧レベルは高インピーダンス状態からLレベルとなる。この時、ノードN4の電圧レベルに応じて、PMOS42は非導通状態となるため、ノードN5にはPMOS41、42を介して電源電圧Vccが印加されることはない。このため、ノードN5の電圧レベルはHレベルからLレベルになる。

【0107】クロックトインバータ32は、PMOS3

2-2 が非導通状態である。ノード N4 の電圧レベルに 応じて、P MOS 32-1 が非導通状態となり、N MOS 32-3 が導通状態となる。このため、クロックトインバータ32の出力信号は高インピーダンス状態から L レベルとなる。この時、ノード N3 の電圧レベルに応じて、N MOS 52 が非導通状態となる。このため、ノード N6 にはN MOS 51、52を介して接地電圧 Vssが印加されることはない。この結果、ノード N6 の電圧 レベルは L レベルを維持する。

【 0108】ノード N5 の電圧レベル及びノード N6 の電圧レベルに応じて、P MOS 61 は導通状態、N MOS 62 は非導通状態となるので、出力端子9 から出力される出力信号OUT の電圧レベルはHレベルとなる。 【 0109】次に、時刻t y 3 において、ノード N2 の電圧レベルが先にHレベルからLレベルになったとする。この時、図示していないが、ノード N1 の電圧レベルはLレベルからHレベルになる。

【 0110】クロックトインバータ31は、NMOS31-2が導通状態であり、ノードN2の電圧レベルがLレベルになったため、PMOS31-1が導通状態となり、NMOS31-3が非導通状態となる。このため、クロックトインバータ31の出力信号の電圧レベルはLレベルからHレベルとなる。この時、ノードN1の電圧レベルもHレベルとなるため、PMOS41は非導通状態となり、PMOS42は非導通状態を維持するため、ノードN5にはPMOS41、42を介して電源電圧Vccが印加されることはない。このため、ノードN5の電圧レベルはLレベルからHレベルとなる。

【 0111】クロックトインバータ32は、ノードN2 の電圧レベルに応じて、PMOS32ー2が導通状態となる。ノードN4の電圧レベルがHレベルのため、PM OS32ー1が非導通状態であり、NMOS32ー3が導通状態である。このため、クロックトインバータ32の出力信号の電圧レベルはLレベルとなる。この時、ノードN2の電圧レベルがLレベルとなるので、NMOS51は非導通状態となる。このため、ノードN6にはN MOS51、52を介して接地電圧Vssが印加されない。この結果、ノードN6の電圧レベルはLレベルが維持される。

【 0112】ノードN5の電圧レベル及びノードN6の電圧レベルに応じて、PMOS61及びNMOS62はともに非導通状態となるので、出力端子9から出力される出力信号OUTは高インピーダンス状態(図7においてハッチングされた部分)となる。

【 0113】次に、時刻t y 4 において、ノード N 4 の 電圧レベルがHレベルからLレベルになったとする。こ の時、図示していないが、ノード N 3 の電圧レベルはL レベルからHレベルになる。

【 0114】クロックトインバータ31は、ノードN4、 50 の電圧レベルがLレベルになったため、P MOS 31ー 2 が非導通状態となるが、P MOS 3 1 ー1 が導通状態であり、NMOS 3 1 ー3 が非導通状態である。このため、クロックトインバータ 3 1 の出力信号の電圧レベルはHレベルのままである。この時、ノード N4 の電圧レベルもLレベルとなるため、P MOS 4 2 は導通状態となるが、P MOS 4 1 は非導通状態を維持するため、ノード N5 にはP MOS 4 1、4 2 を介して電源電圧V ccが印加されることはない。このため、ノード N5 の電圧レベルはHレベルを維持する。

【 0 1 1 5 】 クロックトインバータ3 2 は、ノード N4 10 の電圧レベルに応じて、P MOS 3 2 ー1 が導通状態となり、N MOS 3 2 ー3 が非導通状態となる。ノード N 2 の電圧レベルがL レベルのため、P MOS 3 2 ー2 は 導通状態である。このため、クロックトインバータ3 2 の出力信号の電圧レベルはL レベルから Hレベルとなる。この時、ノード N 3 の電圧レベルが Hレベルとなるので、N MOS 5 2 は導通状態となるが N MOS 5 1 は 非導通状態を維持するため、ノード N 6 には N MOS 5 1、5 2 を介して接地電圧 V s s が印加されない。この 結果、ノード N 6 の電圧レベルはL レベルから Hレベル 20 になる。

【0116】ノードN5の電圧レベル及びノードN6の 電圧レベルに応じて、PMOS61は非導通状態、NM OS62は導通状態となるので、出力端子9から出力さ れる出力信号OUTの電圧レベルはLレベルとなる。 【0117】図6、図7にて説明したように、ノードN 2の電圧レベルの変化とノードN4の電圧レベルの変化 に遅延が生じていた場合には、出力回路100の出力段 を構成するP MOS 6 1 及びN MOS 6 2 をともに非導 通状態とし、出力端子9を高インピーダンス状態にして 30 いる。上述のように、出力端子9が高インピーダンス状 態となるのは、ノード N2 の電圧レベルの変化とノード N4の電圧レベルの変化との間に生じた遅延時間分とな る。このため、この遅延時間に応じて、必要な時間だけ PMOS61及UNMOS62をともに非導通状態とす ることができるため、ノード N2 の電圧レベルの変化と ノード N4 の電圧レベルの変化との間に遅延がなけれ ば、出力端子9を高インピーダンス状態とすることな く、所望の電圧レベルを有する出力信号OUTを出力端 子9から出力することができる。よって、出力回路10 0 の高速応答性が損なうことはなく、出力回路100の 出力段における貫通電流を効率良く低減することができ る。

【 0 1 1 8 】なお、図6、図7 に対する説明から示されるように、出力回路1 0 0 の出力段を構成するP MOS 6 1 と N M OS 6 2 と が同時に導通状態となるのは、ノード N 5 の電圧レベルが L レベルであり、ノード N 6 の電圧レベルが H レベルであり、ノード N 4 の電圧レベルが H レベルであり、ノード N 4 の電圧レベルが L レベルが L レベルである。このようなタイミン 50

グにおいては、クロックトインバータ31、32の出力を高インピーダンス状態とし、PMOS41、42にてノードN5をHレベルにプルアップし、NMOS51、52にてノードN5をLレベルにプルグウンしている。このため、このプルアップ及びプルダウンによりPMOS61とNMOS62の非導通状態が安定するとともに、ノードN2、ノードN4にノイズが発生しても、クロックトインバータ31の出力は高インピーダンス状態かHレベルの電圧レベル、クロックトインバータ32の出力は高インピーダンス状態かLレベルの電圧レベルになので、PMOS61とNMOS62の非導通状態が安定する。

【 0119】また、出力回路100においては、クロックトインバータ31、32において、それぞれ3つのMOSトランジスタと、ノードN5のプルアップあるいはノードN6のプルダウンにおいて、それぞれ2つのMOSトランジスタが設けられているに過ぎず、回路構成が大幅に増加することなく、貫通電流を低減することができる。

【0120】また、出力回路100においては、入力であるノードN2及びノードN4の電圧レベルの変化が出力回路100の出力段のMOSトランジスタに与えられるまでには、クロックトインバータ1段を介する程度の遅延でよい。なお、クロックトインバータ31、32は、差動論理回路10、20により設定されたノードN2、ノードN4の信号を波形整形して、出力回路100の出力段へ与えるため、出力回路100の出力信号OUTの電圧レベルの変化をより確実かつ高速に行える。

【0121】さらに、信号生成回路70にて、2つのデータ信号DATA1、DATA2、及びクロック信号CLKから生成された制御信号CN1~CN4により差動論理回路10、20を動作させ、出力回路100に入力される入力信号の電圧レベルを差動論理回路10、20にて維持するようにしている。このため、データ信号DATA1、DATA2の電圧レベルを維持しておく必要なく、クロック信号CLKに同期して、出力回路100の出力信号OUTの電圧レベルを変化させ、かつデータ信号の電圧レベルの変化後も、出力信号OUTの電圧レベルを安定して維持しておくことができる。

【 0 1 2 2 】次に、本発明の第2 の実施の形態における 出力回路についてを図面を用いて以下に説明する。図8 は、本発明の第2 の実施の形態における出力回路2 0 0 の回路図である。なお、図8 において、図1 と同じ構成 要素については同じ符号を付して、説明の重複を省略す ることとする。

【 0123】図8の出力回路200においては、図1の 出力回路100に比べて、インバータ111~114が 追加されている。図8におけるその他の構成要素は図1 と同様である。

【 0124】図8 において、インバータ111の入力端

子はノード N5 に接続され、出力端子はインバータ112の出力端子に接続されている。インバータ112の出力端子はP MOS 61のゲート 電極に接続されている。インバータ113の入力端子はノード N6 に接続され、出力端子はインバータ114の入力端子に接続されている。インバータ114の出力端子はNMOS 62のゲート電極に接続されている。つまり、ノード N5 に伝達された信号はインバータ111、112を介してP MOS 61のゲート電極に供給され、ノード N6 に伝達された信号はインバータ113、114を介してNMOS 62 10のゲート電極に供給される。なお、インバータ111~114の駆動能力は同様なものであり、その遅延速度は同様なものとする。

【 0125】図8 においては、ノード N5、ノード N6に伝達された信号は2つ(偶数個)のインバータを介してそれぞれP MOS 61、NMOS 62のゲート電極に供給されるため、P MOS 61、NMOS 62のゲート電極に供給される信号の電圧レベルは図1の場合と同様である。よって、図8の出力回路200の動作は図1の出力回路100と同様である。

【 0126】出力段を構成するP MOS 61、N MOS 62の駆動能力が非常に大きい場合、PMOS61、N MOS 6 2 のサイズが大きくなる。このP MOS 6 1 、 NMOS62を制御するために、クロックトゲート3 1、32、及VP MOS 41、42、NMOS 51、5 2 のサイズも 比較的大きい(出力段のP MOS 6 1 、 N MOS 6 2 ほど大きくなくてもよい) ものを用いる場合 がある。 図8 においては、インバータ111~114を 比較的大きい(出力段のPMOS61、NMOS62ほ ど大きくなくてもよい) サイズのP MOS、NMOSで 30 構成する。このため、図8 の出力回路2 0 0 は、図1 の 出力回路100に比べて、MOSトランジスタとしては 4 個増えるが、比較的大きいサイズのMOSトランジス タの数は少ない数でよい。この結果、出力回路全体とし て見れば、図1の出力回路100に比べて、図8の出力 回路200の方がレイアウト面積が小さくなる。

【0127】このように、第2の実施の形態は第1の実施の形態と比べて、インバータ2段分の遅延があるが、さらに出力回路200が設けられた半導体集積回路を搭載する半導体チップのレイアウト面積の縮小化が望める。このため、第2の実施の形態の出力回路200は、出力信号OUTの電圧レベルの変化間隔に余裕が有る場合に、特に有効である。

【 0128】なお、第2の実施の形態における出力回路 200においては、出力信号OUTの電圧レベルの変化 間隔に余裕が有る場合に、インバータを2段に限定する ことなく、2段以上の偶数段にしてもよい。また、イン バータの代わりに、入力信号と出力信号の電圧レベルが 同様となるバッファを用いれば、1段以上の奇数段とす ることもできる。 【 0129】以上、本発明の実施の形態についてを詳細 に説明したが、本発明の構成は上記実施の形態の構成に 限定されるものではない。

【 0130】例えば、ダイナミックランダムアクセスメモリのように、出力回路の出力段がNMOSのみで構成されるような場合には、ノードN5とPMOS61の代わりに設けられるNMOSのゲート電極との間に奇数個のインバータを設ければ、本発明と同様な効果を得ることができる。逆に、出力回路の出力段がPMOSのみで構成されるような場合には、ノードN6とNMOS62の代わりに設けられるPMOSのゲート電極との間に奇数個のインバータを設ければ、本発明と同様な効果を得ることができる。

【 0131】また、本発明と同様な動作を実現できるものであれば、P MOS をNMOS に、NMOS をP MO S に変更することを妨げるものではない。

【 0132】また、クロックトインバータ31、32 は、入力信号と出力信号の電圧レベルが同様となるクロックトバッファであってもよい。この場合、ノード N5 とP MOS 61のゲート電極との間及びノード N6とN MOS 62のゲート電極との間にそれぞれ奇数個のイン バータを配置するか、あるいはP MOS 61をNMOS に、NMOS 62をNMOSに変更すれば、上記実施の 形態と同様な動作が実現できる。

【0133】また、各実施の形態においては、出力回路の入力信号を差動論理回路からの出力信号としたが、他の構成要素からの出力信号を出力回路の入力信号としてもよい。例えば、データ信号DATA1、DATA2が信号生成回路70や差動論理回路10、20を介さずに出力回路100あるいは200に入力されるものであっても、本願発明の効果である、高速応答性を損なうことなく、貫通電流の防止が実現できる。

【 0134】また、出力回路を、信号生成回路70や差 動論理回路10、20を含めた構成として考慮してもよい。この場合、クロック信号CLKに応答して動作する 出力回路として見ることができる。

【 0135】なお、信号生成回路70や差動論理回路10、20の回路構成も実施の形態のものに限定されることなく、種々の変更が可能であることは言うまでもない。

[0136]

【 発明の効果】以上、詳細に説明したように、本発明に おいては、高速応答性を損なうことなく、出力回路にお ける出力段における貫通電流を低減する出力回路を提供 することができる。

【 0137】また、本発明は、素子の増加を極力低減した上で、上記効果を得ることができる出力回路を提供することができる。

【 0 1 3 8 】また、本発明は、入力される信号にノイズ 50 が発生しても、上記効果を得ることができる出力回路を 提供することができる。

【図面の簡単な説明】

【 図1 】本発明の第1 の実施の形態における出力回路1 00 の回路図である。

【 図2 】クロックトインバータ31の回路図である。

【 図3 】クロックトインバータ32の回路図である。

【 図4 】信号生成回路70の回路図である。

【 図5 】信号生成回路7 0 の動作を説明するタイミングチャートである。

【図6】図1 において、ノード N2 の電圧レベルの変化 10 がノード N4 の電圧レベルの変化より 遅れた場合の出力 回路100 における動作タイミングチャート である。

【 図7 】図1 において、ノード N4 の電圧レベルの変化 がノード N2 の電圧レベルの変化より 遅れた場合の出力 回路100 における動作タイミングチャート である。

【 図8 】 本発明の第2 の実施の形態における出力回路2

00の回路図である。

【符号の説明】

1~4 入力端子(制御信号CN1~CN4用)

9 出力端子

10、20 差動論理回路

11、12、21、22 P MOS(差動論理回路 用)

13~16、23~26 NMOS(差動論理回路 用)

31、32 クロックトインパータ

41、42 PMOS (制御回路用)


51、52 NMOS (制御回路用)


61 P MOS (出力段用)

62 NMOS (出力段用)

70 信号生成回路

100、200 出力回路





【図8】

